EC-BIT-Grenzwerte auf CoherentDSP Controllern berechnen

Download-Optionen

  • PDF     (263.7 KB)
    Mit Adobe Reader auf verschiedenen Geräten anzeigen
  • ePub     (84.5 KB)
    In verschiedenen Apps auf iPhone, iPad, Android, Sony Reader oder Windows Phone anzeigen
  • Mobi (Kindle)     (72.2 KB)
    Auf einem Kindle-Gerät oder einer Kindle-App auf mehreren Geräten anzeigen
Aktualisiert:11. August 2023
Dokument-ID:220664

Inklusive Sprache

In dem Dokumentationssatz für dieses Produkt wird die Verwendung inklusiver Sprache angestrebt. Für die Zwecke dieses Dokumentationssatzes wird Sprache als „inklusiv“ verstanden, wenn sie keine Diskriminierung aufgrund von Alter, körperlicher und/oder geistiger Behinderung, Geschlechtszugehörigkeit und -identität, ethnischer Identität, sexueller Orientierung, sozioökonomischem Status und Intersektionalität impliziert. Dennoch können in der Dokumentation stilistische Abweichungen von diesem Bemühen auftreten, wenn Text verwendet wird, der in Benutzeroberflächen der Produktsoftware fest codiert ist, auf RFP-Dokumentation basiert oder von einem genannten Drittanbieterprodukt verwendet wird. Hier erfahren Sie mehr darüber, wie Cisco inklusive Sprache verwendet.

Informationen zu dieser Übersetzung

Cisco hat dieses Dokument maschinell übersetzen und von einem menschlichen Übersetzer editieren und korrigieren lassen, um unseren Benutzern auf der ganzen Welt Support-Inhalte in ihrer eigenen Sprache zu bieten. Bitte beachten Sie, dass selbst die beste maschinelle Übersetzung nicht so genau ist wie eine von einem professionellen Übersetzer angefertigte. Cisco Systems, Inc. übernimmt keine Haftung für die Richtigkeit dieser Übersetzungen und empfiehlt, immer das englische Originaldokument (siehe bereitgestellter Link) heranzuziehen.

    Einleitung

    In diesem Dokument wird beschrieben, wie Sie Grenzwerte für ec-Bits auf kohärenten DSP-Controllern berechnen und konfigurieren.

    Voraussetzungen

    Cisco empfiehlt, sich mit der Terminologie für optische Netzwerke und der Network Convergence System 1000-Serie vertraut zu machen.

    Hintergrundinformationen

    Ein ec-Bit oder fehlerkorrigiertes Bit stellt einen Einzelbitfehler dar, der auf einem kohärenten DSP-Controller empfangen wurde. Mit der Vorwärtsfehlerkorrektur (Forward Error Correction, FEC) werden fehlerhafte Bits automatisch innerhalb des in der Tabelle angegebenen maximalen Bitfehlerverhältnisses (Maximum Bit Error Ratio, BER) korrigiert. Informationen zu anderen Cisco Geräten mit kohärenten DSP-Controllern finden Sie in der Produktdokumentation zum BER-Schwellenwert.

    Produkt-ID Modulationstyp FEC-Typ BER-Schwellenwert vor FEC
    ONS-CFP2-WDM QPSK (100 G) 7 % SoftDecision 1,0E-2
    ONS-CFP2-WDM QPSK (100 G) 20 % SoftDecision 3.6E-2
    ONS-CFP2-WDM 16-QAM (200 G und 250 G) 7 % SoftDecision 0,75E-2
    ONS-CFP2-WDM 16-QAM (200 G und 250 G) 20 % SoftDecision 2.4E-2
    NCS1K4-1,2T-K9 alle 15 % SoftDecision 2,0E-2
    NCS1K4-1,2T-K9 alle 27 % SoftDecision 3,75E-2

    Quelle

    Tabelle 4: https://www.cisco.com/c/en/us/products/collateral/optical-networking/network-convergence-system-1000...

    Tabelle 6. https://www.cisco.com/c/en/us/products/collateral/optical-networking/network-convergence-system-1000...

    Fehlerhafte Bits, die die maximale Bitfehlerrate (BER) überschreiten, werden nicht korrigiert und werden als Post-FEC-Fehler inkrementiert. Je nach Konfiguration können Post-FEC-Fehler an den Client weitergeleitet werden oder zu einem Client-Port-Squelch führen.

    Squelch deaktiviert die Übertragung von Client-Schnittstellen für die Dauer des Trunk-Fehlers. Die Konfiguration des ec-Bit-Grenzwerts ermöglicht die proaktive Erkennung von Signalverschlechterung, bevor Post-FEC-Fehler inkrementiert werden.

    Diese Konfiguration bietet keine Möglichkeit, unkorrigierte Wörter zu projizieren oder dagegen zu schützen.

    Sie können den aktuellen BER eines kohärenten DSP-Controllers mit Show-Controller kohärentDSP 0/0/0/x anzeigen.

    RP/0/RP0/CPU0:NCS1002_1# show controller coherentDSP 0/0/0/5
Tue Jul 18 14:54:19.399 UTC

Port : CoherentDSP 0/0/0/5
Controller State : Up
Inherited Secondary State : Normal
Configured Secondary State : Normal
Derived State : In Service
Loopback mode : None
BER Thresholds : SF = 1.0E-5 SD = 1.0E-7
Performance Monitoring : Enable

Alarm Information:
LOS = 6 LOF = 3 LOM = 1
OOF = 3 OOM = 4 AIS = 0
IAE = 0 BIAE = 0 SF_BER = 0
SD_BER = 0 BDI = 6 TIM = 0
FECMISMATCH = 0 FEC-UNC = 1
Detected Alarms : None

Bit Error Rate Information
PREFEC BER : 5.8E-03
POSTFEC BER : 0.0E+00

TTI :
Remote hostname : NCS1002_2
Remote interface : CoherentDSP 0/0/0/5
Remote IP addr : 0.0.0.0

FEC mode : Soft-Decision 20

AINS Soak : None
AINS Timer : 0h, 0m
AINS remaining time : 0 seconds

    Anforderungen

    Für diese Konfiguration ist ein Gerät mit kohärenten DSP-Controllern wie NCS1002 oder NCS1004 erforderlich.

    Verwendete Komponenten

    In diesem Beispiel wird Folgendes verwendet:

    • NCS1002 auf XR 7.3.2 mit ONS-CFP2-WDM-Pluggables, konfiguriert im 200G-Slice-Modus
    • NCS1004 auf XR 7.9.1 mit Konfiguration von NCS1K4-1.2T-K9 im 400G-Mischpultmodus

    Die Informationen in diesem Dokument beziehen sich auf Geräte in einer speziell eingerichteten Testumgebung. Alle Geräte, die in diesem Dokument benutzt wurden, begannen mit einer gelöschten (Nichterfüllungs) Konfiguration. Wenn Ihr Netzwerk in Betrieb ist, stellen Sie sicher, dass Sie die möglichen Auswirkungen aller Befehle kennen.

    Konfigurieren

    Die 30-Sekunden-, 15-Minuten- und 24-Stunden-Leistungsüberwachungsintervalle können alle einen ec-Bit-Grenzwert aufweisen.

    1. Bestimmen Sie die Bitrate des kohärenten DSP-Controllers für jedes PM-Intervall.

    Die Trunk-Rate wird je nach Plattform an verschiedenen Standorten angezeigt. Das NCS 1002 listet die Trunk-Rate unter "show hw-module slice x" auf

    RP/0/RP0/CPU0:NCS1002_1# show hw-module slice 0
Tue Jul 18 15:42:17.725 UTC
Slice ID: 0
Status: Provisioned
Client Bitrate: 100
Trunk Bitrate: 200
DP FPGA FW Type: X100
DP FPGA FW Version: 01.01
HW Status: CURRENT

    Das NCS 1004 bietet der Bandbreite unter dem Anzeigecontroller kohärente 0/x/0/y.

    RP/0/RP0/CPU0:NCS1004_71# show controller coherentDSP 0/1/0/0
Tue Jul 18 12:10:59.777 CDT

Port : CoherentDSP 0/1/0/0
Controller State : Up
Inherited Secondary State : Normal
Configured Secondary State : Normal
Derived State : In Service
Loopback mode : None
BER Thresholds : SF = 1.0E-5 SD = 1.0E-7
Performance Monitoring : Enable
Bandwidth : 400.0Gb/s

Alarm Information:
LOS = 1 LOF = 1 LOM = 0
OOF = 1 OOM = 1 AIS = 0
IAE = 0 BIAE = 0 SF_BER = 0
SD_BER = 0 BDI = 0 TIM = 0
FECMISMATCH = 0 FEC-UNC = 0 FLEXO_GIDM = 0
FLEXO-MM = 0 FLEXO-LOM = 0 FLEXO-RDI = 0
FLEXO-LOF = 0
Detected Alarms : None

Bit Error Rate Information
PREFEC BER : 8.78E-04
POSTFEC BER : 0.00E+00
Q-Factor : 9.80 dB

Q-Margin : 4.80dB

Instantaneous Q-Margin : 4.50 dB 

    Eine Bitrate von 200 Gbit/s gibt diese Anzahl von Bits für jedes PM-Intervall an.

    • 30 Sekunden: 2 E11 Bits/Sekunde * 30 Sekunden = 6 E12 Bits
    • 15 Min.: 2 E11-Bit/s * 60 Sekunden * 15 Minuten = 1,8 E14-Bit
    • 24 Stunden: 2E11 Bits/Sekunde * 60 Sekunden * 60 Minuten * 24 Stunden = 1,728E16 Bits

    Eine Bitrate von 400 Gbit/s ermöglicht die doppelte Geschwindigkeit:

    • 30 Sekunden: 4 E11 Bits/Sekunde * 30 Sekunden = 1,2 E13 Bits
    • 15 Min.: 4 E11 Bits/Sekunde * 60 Sekunden * 15 Minuten = 3,6 E14 Bits
    • 24 Stunden: 4 E11 Bits/Sekunde * 60 Sekunden * 60 Minuten * 24 Stunden = 3,46 E16 Bits

    2. Berechnen Sie den maximal zulässigen Schwellenwert für fehlerkorrigierte Bits pro Intervall. Wiederholen Sie diese Schritte für das 15-Minuten-Intervall. Da der Schwellenwert von 24 Stunden nur begrenzt nützlich ist, müssen Sie ihn nicht berechnen.

    Beispiel 1: Ein 200-G-Signal mit 20 % SoftDecision (SD) FEC weist eine maximale Pre-FEC-BER von 2,4E-2 aus der Tabelle auf.

    • 30 Sek.: 6 E12-Bit * 2,4E-2 BER = 1,44E11 ec-Bit = 144000000000 ec-Bit
    • 15 Min.: 1,8 E14-Bit * 2,4 E-2 BER = 4,32 E12 ec-Bit = 4320000000000 ec-Bit

    Beispiel 2: Ein 400-G-Signal mit 27 % SD-FEC hat eine maximale BER-Toleranz vor FEC von 3,75 E-2.

    • 30 Sek.: 1,2 E13 Bits * 3,75E-2 = 4,5 E11 = 450000000000 ec-Bits
    • 15 Min.: 3,6 E14-Bit * 3,75E-2 = 1,35E13 = 13500000000000 ec-Bit

    Konfigurieren Sie im Allgemeinen den ec-Bit-Grenzwert zwischen dem aktuellen BER und der maximalen Toleranz.

    Ein kohärenter 400G-DSP-Controller könnte beispielsweise eine durchschnittliche Bitfehlerrate von 8,83E-4 melden, was zu insgesamt 10596000000 fehlerhaften Bits in einem 30-Sekunden-Intervall führt.

    Um unnötige TCAs (Threshold Crossing Alerts) in der Anzeigeprotokollierung zu vermeiden, legen Sie einen Schwellenwert fest, der größer als dieser Wert ist.

    In diesem Beispiel wird der Schwellenwert auf etwa 20 % der maximalen Toleranz fehlerhafter Bits festgelegt.

    3. Konfigurieren Sie den ec-Bit-Grenzwert auf dem kohärenten DSP-Controller.

    Beispiel 1: NCS1002 mit 200-G-Trunk-Rate unter Verwendung von 20 % SoftDecision FEC

    RP/0/RP0/CPU0:NCS1002_1# configure
Tue Jul 18 17:22:14.088 UTC
RP/0/RP0/CPU0:NCS1002_1(config)# controller coherentDSP 0/0/0/5
RP/0/RP0/CPU0:NCS1002_1(config-CoDSP)# pm 30-sec fec threshold ec-bits 115200000000
RP/0/RP0/CPU0:NCS1002_1(config-CoDSP)# pm 15-min fec threshold ec-bits 3456000000000
RP/0/RP0/CPU0:NCS1002_1(config-CoDSP)# commit

    Beispiel 2: NCS1004 mit NCS1K4-1.2T-K9 im 400G-Mischpultmodus mit 27 % SoftDecision FEC

    RP/0/RP0/CPU0:NCS1004_1# configure
Tue Jul 18 11:52:17.915 CDT
RP/0/RP0/CPU0:NCS1004_1(config)# controller coherentDSP 0/1/0/0
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 30-sec fec threshold ec-bits 360000000000
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 15-min fec threshold ec-bits 10800000000000
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# commit

    Wiederholen Sie diese Schritte für alle kohärenten DSP-Controller, einschließlich der Geräte am anderen Ende des Netzwerks.

    Netzwerkdiagramm

    NCS1002_1 0/0/0/5 <----> 0/0/0/5 NCS1002_2

    NCS1004_1 0/1/0/0 <----> 0/1/0/0 NCS1004_1

    Konfigurationen

    Verwenden Sie die folgenden Befehle, um die Berichterstellung für alle TCAs für ec-Bits zu deaktivieren:

    RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 30-sec fec report ec-bits disable
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 15-min fec report ec-bits disable
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# pm 24-hour fec report ec-bits disable
RP/0/RP0/CPU0:NCS1004_1(config-CoDSP)# commit

    Überprüfung

    Überprüfen Sie, ob die Änderungen wirksam wurden, indem Sie den Kontroller für den Anzeigelauf kohärentDSP 0/x/0/y verwenden.

    RP/0/RP0/CPU0:NCS1002_1# show run controller coherentDSP 0/0/0/5
Tue Jul 18 17:47:03.392 UTC
controller CoherentDSP0/0/0/5
 pm 15-min fec threshold ec-bits 3800000000000
 pm 30-sec fec threshold ec-bits 130000000000
!
    RP/0/RP0/CPU0:NCS1004_1# show run controller coherentDSP 0/1/0/0
Tue Jul 18 12:39:46.782 CDT
controller CoherentDSP0/1/0/0
 pm 15-min fec threshold ec-bits 12000000000000
 pm 30-sec fec threshold ec-bits 400000000000
!

    Revisionsverlauf

    Überarbeitung Veröffentlichungsdatum Kommentare
    1.0
    28-Jul-2023
    Erstveröffentlichung
    TAC Authored

    Beiträge von Cisco Ingenieuren

    • Andrew Farmer
      Technical Consulting Engineer

    War dieses Dokument hilfreich?

    FeedbackFeedback

    Cisco kontaktieren

    Dieses Dokument gilt für folgende Produkte.