Contenido

Introducción

Prerequisites

Requirements

Componentes Utilizados

Convenciones

Comprensión del Formato de Celda ATM con AAL1

Comprender el byte del puntero

Comprensión del relleno parcial

Escenarios de ejemplo de cambio de velocidad de célula

Ejemplo 1: Configuración estándar con CES no estructurado

Ejemplo 2: CES estructurados sin relleno parcial o CAS

Ejemplo 3: CES estructurados con relleno parcial

Ejemplo cuatro: CES estructurados con relleno parcial y CAS

Información Relacionada

Introducción

El comando show ces circuit interface cbr en un switch ATM de campus muestra información detallada del circuito para una conexión de servicio de emulación de circuito (CES) en una interfaz de velocidad de bits constante (CBR). Entre los valores mostrados se encuentran la velocidad de celda y la velocidad de bits, como se muestra en este ejemplo de resultado:

Switch#show ces circuit interface cbr 0/0/1 1

Circuit:Name CBR0/0/1:1, Circuit-state ADMIN_UP / Interface CBR0/0/1,

Circuit_id 1, Port-Type T1, Port-State UP

Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC

Channel in use on this port: 1-24

Channels used by this circuit: 1-12

Cell-Rate: 2043, Bit-Rate 768000

cas OFF, cell_header 0x4100 (vci = 1040)

Configured CDV 2000 usecs, Measured CDV unavailable

De-jitter: UnderFlow unavailable, OverFlow unavaliable

ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0

state: VcActive, maxQueueDepth 42, startDequeueDepth 25

Partial Fill: 47, Structured Data Transfer 288

Active SoftVC

Src:atm addr 47.0091.8100.0000.0061.705a.cd01.4000.0c80.0034.10 vpi 0, vci 1040

Dst:atm addr 47.0091.8100.0000.0060.5c71.2001.4000.0c80.1034.10

La velocidad de celda calculada varía según el número de intervalos de tiempo configurados para el circuito, así como si las opciones de relleno parcial y de señalización asociada al canal (CAS) están habilitadas.

Este documento aclara la fórmula que utilizan las interfaces CBR que soportan CES para calcular la velocidad de celda mostrada. Esto se realiza ilustrando primero el formato de una celda ATM que utiliza la Capa 1 de adaptación ATM (AAL1) y tamaños de bloques mayores de un byte con CES estructurado.

Prerequisites

Requirements

No hay requisitos específicos para este documento.

Componentes Utilizados

Este documento no tiene restricciones específicas en cuanto a versiones de software y de hardware.

Convenciones

Consulte Convenciones de Consejos TécnicosCisco para obtener más información sobre las convenciones del documento.

Comprensión del Formato de Celda ATM con AAL1

CES utiliza la clase de servicio CBR y AAL1 para emular una conexión de velocidad de bits constante, como T1 o E1. La Recomendación ITU-T I.363.1 define AAL1.

Una celda ATM que utiliza AAL1 en la subcapa AAL "roba" un byte del campo de carga útil de 48 bytes de la celda para un encabezado AAL1. Este byte robado consta de dos subcampos: el campo de número de secuencia (SN) y el campo de protección de número de secuencia (SNP). A su vez, cada subcampo consta de sus propios subcampos que proporcionan marcas de tiempo, números de secuencia y otros bits para adaptar la naturaleza asincrónica de ATM a la Capa 1 sincrónica. La red ATM utiliza estos bits para ayudar a resolver problemas con la variación de demora de celda, la inserción errónea de celda y la pérdida de celda.

AAL1 transfiere datos en dos modos:

- Estructurado: asigna una o más ranuras de tiempo T1 o E1 de nivel de señal digital 0 (DS-0) a un circuito virtual permanente (PVC) ATM. Cada ranura de tiempo o canal DS-0 representa un único circuito Nx64 que puede transmitir datos CBR a una velocidad de 64 kbps. Por ejemplo, muchos códecs de vídeo funcionan a velocidades de Nx64 kbps. El modo estructurado permite configurar cada códec de vídeo para que tenga un subconjunto del ancho de banda T1.

- No estructurado: asigna todo el ancho de banda T1 o E1 o todas las ranuras de tiempo DS-0 a un PVC ATM.

Ambos modos utilizan el byte de encabezado AAL1. Además, el modo estructurado también roba otro byte para su uso como byte de puntero, que depende del tamaño del bloque. Esto se analiza en la siguiente sección.

Estos diagramas ilustran la diferencia entre celdas AAL1 no estructuradas y estructuradas:

Formato de Unidad de datos de protocolo no estructurado (PDU)

Formato PDU estructurado

Nota: El byte del puntero se utiliza cuando el tamaño del bloque en el campo de carga útil es mayor que un byte.

Campo

Descripción

Campo Número de Secuencia

Indicación de subcapa de convergencia (CSI)

Lleva uno de dos conjuntos de información, que depende de la PDU:

- PDU con número impar: muestra información de temporización, específicamente los cuatro bits de un sello de tiempo residual sincrónico (SRTS). El uso de un bit en solamente PDU con número impar significa que se necesitan ocho PDU para transmitir una única marca de tiempo. Esta información, junto con el reloj de red ATM común, permite reconstruir la secuencia de reloj original en el lado del receptor. Si no se utiliza SRTS, el valor de este campo se establece en cero.

- PDU con número par: indica si la trama está estructurada o no. Si se estructura, Cisco requiere un byte adicional de tara cada ocho celdas cuando el tamaño del bloque dentro del campo de carga es mayor que un byte. Este byte se conoce como byte del puntero.

Recuento de secuencias

Admite un contador modulo-8 para identificar células ATM mal secuenciadas, mal insertadas y faltantes.

Campo de protección del número de secuencia

verificación de redundancia cíclica (CRC)-3

Protege la información importante de temporización y secuenciación que se transporta en los campos de recuento de secuencias y CSI.

Paridad

Proporciona protección adicional contra errores de bits en el encabezado AAL1. Cubre los primeros siete bits del encabezado, que CSI, conteo de secuencias y CRC-3.

Comprender el byte del puntero

El AAL1 estructurado utiliza bloques de datos de longitud fija. Cada bloque consta de un número determinado de octetos para admitir varios canales de voz de usuario dentro de un circuito virtual (VC). Se necesita un puntero de carga útil en el servicio estructurado, ya que el bloque AAL1 es mayor que un octeto.

El diseño real de los datos Nx64 kbps dentro de los bloques depende del tipo de señalización.

- Señalización de canal común: Codificar Nx64 sin señalización implica la recolección de un octeto de cada intervalo de tiempo y luego agruparlos en secuencia.

- Señalización asociada al canal: cada bloque AAL1 se divide en dos secciones. El primero lleva la carga útil Nx64 kbps, mientras que el segundo lleva los bits de señalización. La parte de carga útil de la estructura es un tramo múltiple de longitud, octetos Nx24 para octetos DS-1 y Nx16 para E1.

El uso del modo estructurado con el byte del puntero y la señalización asociada al canal afecta a la fórmula CES celdas por segundo. Por lo tanto, esto afecta el número de celdas necesarias para enviar un determinado valor de kbps de tráfico a través del PVC ATM.

Nota: Con el modo no estructurado, la función de mapeo simplemente asigna cada bit entre la capa AAL1 y el puerto T1 o E1 CBR.

Comprensión del relleno parcial

Un ejemplo de voz digitalizada es normalmente de un byte, aunque muchos códecs de voz utilizan menos ancho de banda. Consulte Voz sobre IP - Consumo de ancho de banda por llamada para obtener más información. La recolección de suficientes bytes, como muestras de voz, para llenar una celda ATM introduce el retraso del ensamblado de carga útil de celda en el extremo de la transmisión. La recomendación de CES del Foro ATM permite a la interfaz ATM de origen, conocida como función de interconexión CES (IWF), transmitir sólo celdas parcialmente rellenas y utilizar octetos ficticios en las posiciones de bytes sin usar para reducir ese retraso.

Ejecute el comando ces circuit {id} timeslots {slot ids)} parcial-fill {bytes} para establecer el número de bytes en cada celda parcialmente rellena. Tenga en cuenta que el relleno parcial reduce el retraso a expensas de una velocidad de celda más alta, como se ve en los escenarios de ejemplo de la sección siguiente.

Escenarios de ejemplo de cambio de velocidad de célula

Ahora que comprende los conceptos explicados en este documento, esta sección muestra cómo el relleno parcial y CAS afectan la velocidad de celda en relación con la velocidad de bits basada en el número de intervalos de tiempo T1. Cuando lea los escenarios de ejemplo, tenga en cuenta estos puntos:

- Las velocidades de celda derivan de la división de la velocidad de octetos del usuario requerida por el número de octetos del usuario transportados por celda. En otras palabras, la velocidad de celda generalmente se calcula con una fórmula que utiliza 47 bytes por celda, no los 53 bytes completos.

- AAL1 roba un byte adicional de la parte de carga útil de 48 bytes para un encabezado AAL1. Consulte la Recomendación ITU-T I.363.1 para ver el formato del encabezado.

- Durante un ciclo de cada ocho celdas consecutivas, el CES estructurado introduce otro byte para el puntero de estructura AAL1 si el tamaño del bloque es mayor que un octeto, lo que deja 46 bytes de carga útil por celda.

- Relleno parcial significa que el IWF CES no espera el número completo de muestras de voz de un octeto, sino que envía celdas parcialmente rellenas para reducir el retraso de transmisión.

Nota: Todas las fórmulas descritas en los escenarios de ejemplo provienen directamente de la Recomendación CES v2, que puede descargar sin cargo del sitio web del foro ATM.

Estos escenarios de ejemplo utilizan un switch ATM LightStream 1010 con un módulo adaptador de puerto CES T1 de cuatro puertos (PAM) y la versión 12.0(16) del software Cisco IOS®. En estas fórmulas, PCR significa velocidad de celda pico y CLP significa prioridad de pérdida de celda.

Ejemplo 1: Configuración estándar con CES no estructurado

Fórmulas T1:

- PCR (CLP=0+1) = 1544 kbits por segundo de datos de usuario = 4107 celdas por segundo

- 4107 celdas por segundo > (1,544 x 106 bits por segundo + 130 ppm) / (47 octetos AAL1/celda x 8 bits/octeto)

Fórmulas E1:

- PCR (CLP=0+1) = 2048 kbit/s datos de usuario = 5447 celdas por segundo

- 5447 celdas por segundo > (2,048 x 106 bits por segundo + 50 ppm) / (47 octetos AAL1/celda x 8 bits/octeto)

Este ejemplo muestra que la PAM CES utiliza de hecho la fórmula anterior y una velocidad de celdas por segundo de 4107 para el T1 completo.

ls1010-2#show ces circuit interface cbr 3/0/3 0

Circuit: Name example1, Circuit-state ADMIN_UP / oper-state UP Interface

CBR3/0/3, Circuit_id 0, Port-Type T1, Port-State UP

Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC

Channel in use on this port: 1-24

Channels used by this circuit: 1-24

Cell-Rate: 4107, Bit-Rate 1544000

cas OFF, cell_header 0xC100 (vci = 3088)

Configured CDV 2000 usecs, Measured CDV unavailable

De-jitter: UnderFlow 240436, OverFlow 0

ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0

state: VcAlarm, maxQueueDepth 823, startDequeueDepth 435

Partial Fill: 47, Structured Data Transfer 0

HardPVC

src: CBR3/0/3 vpi 0, vci 3088

Dst: ATM2/0/0 vpi 0, vci 100

interface CBR3/0/3

no ip address

no ip directed-broadcast

ces circuit 0 circuit-name example1

ces pvc 0 interface ATM2/0/0 vpi 0 vci 100

Nota: Aunque el modo no estructurado está configurado explícitamente, el comando ces aal1 service estructurado no aparece en la configuración en ejecución porque este modo es el predeterminado.

Ejemplo 2: CES estructurados sin relleno parcial o CAS

Fórmula:

- (8000 x N)/46 875

N es el número de intervalos de tiempo de 64 kbps.

En este ejemplo, se configura un circuito CES estructurado con intervalos de tiempo de 10 Nx64 kbps. Observe la velocidad de celda calculada: 8000 x 10 / 46.875 = 1707, que el switch redondea más allá hasta 1708.

ls1010-2(config-if)#ces aal1 service structured

Changing to Structured deletes Unstructured circuit 0 proceed? [confirm]

ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 circuit-name example2

ls1010-2#show ces circuit interface cbr 3/0/3 1

Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface

CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP

Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC

Channel in use on this port: 1-5,11-15

Channels used by this circuit: 1-5,11-15

Cell-Rate: 1708, Bit-Rate 640000

cas OFF, cell_header 0xC100 (vci = 3088)

Configured CDV 2000 usecs, Measured CDV unavailable

De-jitter: UnderFlow unavailable, OverFlow unavaliable

ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0

state: VcInactive, maxQueueDepth 0, startDequeueDepth 0

Partial Fill: 47, Structured Data Transfer 10

Passive SoftVC

Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088

Dst: atm addr default

Ejemplo 3: CES estructurados con relleno parcial

Fórmula:

- (8000 x N) / K

K es el número de octetos llenados por celda, es decir, el valor parcial de la celda.

Si mantiene el mismo circuito que el Ejemplo 2 y simplemente cambia el valor de relleno parcial a 20, observe que la velocidad de bits permanece igual y la velocidad de celda aumenta significativamente de 1708 a 4002. La razón de esto es que el relleno parcial significa que el hardware CES crea una celda cuando acumula sólo 20 bytes de carga útil (normalmente muestras de voz), en lugar de 47 bytes.

ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill ?

<20-47>  Number of octets in each AAL1 Cell

ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill 20

ls1010-2#show ces circuit interface cbr 3/0/3 1

Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface

CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP

Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC

Channel in use on this port: 1-5,11-15

Channels used by this circuit: 1-5,11-15

Cell-Rate: 4002, Bit-Rate 640000

cas OFF, cell_header 0xC100 (vci = 3088)

Configured CDV 2000 usecs, Measured CDV unavailable

De-jitter: UnderFlow unavailable, OverFlow unavaliable

ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0

state: VcInactive, maxQueueDepth 0, startDequeueDepth 0

Partial Fill: 20, Structured Data Transfer 10

Passive SoftVC

Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088

Dst: atm addr default

Ejemplo cuatro: CES estructurados con relleno parcial y CAS

La fórmula para CES estructurado con relleno parcial de celdas, N = even, K = el número de octetos de usuario AAL1 rellenados es:

- 8000 x [Nx49/48] / K

Consulte la Sección 5.1 de la Recomendación CES v2 para otras fórmulas, que incluyen las de entramado E1 y J2.

Nota: Antes de habilitar CAS, ejecute el comando ces dsx1 signalmode robbedbit para habilitar la llamada señalización de bit robado para transportar los bits de señalización ABCD.

ls1010-2(config-if)#ces circuit 1 cas

CAS requires: dsx1 signalmode robbedbit on CBR3/0/3

ls1010-2(config-if)#ces dsx1 signalmode robbedbit

ls1010-2#show ces circuit interface cbr 3/0/3 1

Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface

CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP

Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC

Channel in use on this port: 1-5,11-15

Channels used by this circuit: 1-5,11-15

Cell-Rate: 4096, Bit-Rate 640000

cas ON, cell_header 0xC100 (vci = 3088)

Configured CDV 2000 usecs, Measured CDV unavailable

De-jitter: UnderFlow unavailable, OverFlow unavaliable

ErrTolerance 8, idleCircuitdetect OFF, onHookIdleCode 0x0

state: VcInactive, maxQueueDepth 0, startDequeueDepth 0

Partial Fill: 20, Structured Data Transfer 245

Passive SoftVC

Src: atm addr 47.0091.8100.0000.0060.3e5a.8f01.4000.0c81.803c.10 vpi 0, vci 3088

Dst: atm addr default

Información Relacionada

- Páginas de soporte de la tecnología ATM

- Soporte Técnico y Documentación - Cisco Systems