Cisco Nexus SmartNIC - Cisco Nexus SmartNIC+ V9P データシート
偏向のない言語
この製品のマニュアルセットは、偏向のない言語を使用するように配慮されています。このマニュアルセットでの偏向のない言語とは、年齢、障害、性別、人種的アイデンティティ、民族的アイデンティティ、性的指向、社会経済的地位、およびインターセクショナリティに基づく差別を意味しない言語として定義されています。製品ソフトウェアのユーザーインターフェイスにハードコードされている言語、RFP のドキュメントに基づいて使用されている言語、または参照されているサードパーティ製品で使用されている言語によりドキュメントに例外が存在する場合があります。シスコのインクルーシブランゲージに対する取り組みの詳細は、こちらをご覧ください。
翻訳について
このドキュメントは、米国シスコ発行ドキュメントの参考和訳です。リンク情報につきましては、日本語版掲載時点で、英語版にアップデートがあり、リンク先のページが移動/変更されている場合がありますことをご了承ください。あくまでも参考和訳となりますので、正式な内容については米国サイトのドキュメントを参照ください。
Cisco Nexus® SmartNIC+ V9P は FPGA ベースのネットワーク アプリケーション カードです。低遅延/高密度が求められるアプリケーション向けに最適化されています。
このカードは、250 万個のロジックセルを備えた強力な 16nm Xilinx Virtex UltraScale Plus（VU9P）FPGA を、コンパクトなハーフハイト/ハーフレングスの PCIe 16x フォームファクタにパッケージングしています。
複雑なメモリ集約型アプリケーション向けの広範なメモリ階層。
Xilinx VU9P FPGA（Field Programmable Gate Array）は、75M ビットのブロック RAM と 270M ビットの UltraRAM をチップに搭載しています。Cisco Nexus SmartNIC+ V9P には、高スループットアクセスを実現するために、さらに 9 GB DDR4 DRAM がボードに組み込まれています。DRAM は、72 ビット幅のバスを介してアクセスできるため、最大のパフォーマンスが得られます。
デュアル QSFP-DD ポートは、最大 400Gbps の全二重接続が可能です。
高速 40GbE X 4 または 200GbE X 2 の接続ポートを備えています。QSFP-DD ブレークアウトケーブルを使用すると、10GbE/25GbE4 X 16 まで接続を拡張できます。この高密度接続により、さまざまな高性能/直接接続ネットワーク アプリケーションを実行でき、これまで必要だったスイッチングや多重化が不要になります。
シスコは、低遅延で高性能な FPGA IP コアのスペシャリストです。
業界をリードするシスコの製品で使用されているものと同じ、以下のような高速/低遅延の IP ブロックを提供します。
● 超低遅延パフォーマンスの 10GbE PCS/MAC
● 低遅延、高スループットの PCIe DMA エンジン
● I2C を含む、タイミング、シグナリング、レジスタインターフェイス
● パケット フィールド エクストラクタおよびフレームマルチプレクサ（ソースコード付き）
● 非同期 FIFO および CDC モジュール（ソースコード付き）
設計作業を迅速に開始して完了できるように、いくつかの設計サンプルも用意されています。
標準の Linux ドライバ、トランスペアレント TCP/UDP アクセラレーション、ローレベルパケットアクセス。
Cisco Nexus SmartNIC+ V9P は高性能ネットワークアダプタとしてすぐに利用できます。ExaSOCK ソケット アプリケーション アクセラレーション システムや libexanic ダイレクト ユーザスペース アクセス API を含む、SmartNIC ソフトウェアライブラリをすべて利用可能です。Libexanic を利用すれば、低遅延パケット送受信、FPGA ステータスの管理（レジスタインターフェイスでアクセス）、ハードウェア/ソフトウェア ハイブリッド アプリケーション向けの低遅延 TCP/UDP 送信操作のデリゲートに簡単に対応できます。また、Cisco Nexus SmartNIC+ V9P は、高速で簡単なファームウェアアップデート（再起動不要）や重要な統計情報のモニタリング（温度、光源レベルなど）もサポートしています。
Cisco Nexus SmartNIC+ V9P
ハードウェア
16nm Xilinx Virtex UltraScale+ FPGA：
● XCVU9P-2
● システムロジックセル X 250 万、CLB X 230 万
● 合計 2MB のブロック RAM
● 270 MB UltraRAM
● 32.75Gb/s I/O トランシーバ X 32（QSFP に 16 個、PCIe に 16 個接続）
DDR4 DRAM：
● 9GB
● 72 ビットインターフェイス、最大 2666MHz
発振器：
● 161MHz 水晶
● 10MHz 温度補償水晶
● 10MHz 〜 750Hz プログラマブル（I2C）水晶
入出力：
● MCX コネクタ経由の PPS 入出力、3.3V CMOS、選択可能な 50 オーム終端
● 1.8V CMOS GPIO X 8（ヘッダー経由）
● 2 色ポート LED X 2
● 12V 外部電源（GPU アダプタ。75W を超える設計向け）
プログラミング/デバッグ：
● ソフトウェアベースの PCIe フラッシュ プログラミング ユーティリティ
● USB - JTAG ポート
● オンボード JTAG ヘッダー（自動選択）
● 1G ビットオンボードフラッシュ
パフォーマンス
PCS/MAC（TX + RX）2：
● 6.2ns（最小）@ 10 Gbps、
● 1Gbps/100Mbps もサポート
SERDES/PCS/MAC/CDC（TX + RX）：
● パケットトリガー、34ns（最小）2
● フルループバック、50ns（最小）
ソフトウェア遅延（raw フレーム、½RTT）1：
● 64 バイト：816ns
● 256 バイト：1027ns
全般
フォームファクタ：
● コンパクトな PCI Express カード
● 168 X 69mm（6.6 X 2.7 インチ）
ホストインターフェイス：3
● PCIe x16 Gen 3（レーンあたり 8.0 GT/s）
データレート：4
● 200GbE、100GbE、50GbE、40GbE、25GbE、10GbE、1GbE、100M ファストイーサネット
対応メディア：4
● 光ファイバ（100GBASE-SR4、100GBASE-LR4、40GBASE-SR4、40GBASE-LR4）、QSFP/28 直接接続ブレークアウト
注： この製品を動作させるには、適切な強制空冷が必要です。
注釈：
シスコの企業の社会的責任（CSR）レポートの「環境の持続性」セクションでは、製品、ソリューション、運用・拡張運用、サプライチェーンに対する、シスコの環境持続性ポリシーとイニシアチブを掲載しています。
次の表に、環境の持続可能性に関する主要なトピック（CSR レポートの「環境の持続性」セクションに記載）への参照リンクを示します。
シスコでは、パッケージデータを情報共有目的でのみ提供しています。これらの情報は最新の法規制を反映していない可能性があります。シスコは、情報が完全、正確、または最新のものであることを表明、保証、または確約しません。これらの情報は予告なしに変更されることがあります。
目標の達成を支援する柔軟な支払いソリューション
Cisco Capital® は、お客様が目標の達成、ビジネス変革の実現、競争力の維持に合ったテクノロジーを導入できるよう支援します。総所有コスト（TCO）の削減、資金の節約、成長促進を支援します。100 か国以上で利用できる Cisco Capital の柔軟な支払いソリューションにより、ハードウェア、ソフトウェア、サービス、補完的サードパーティ製機器を予測可能な料金体系で簡単に入手できます。詳細はこちら