이 문서에서는 하드웨어 전송 링의 기능 및 VC(Per-Virtual Circuit) 대기열 처리를 지원하는 ATM 라우터 인터페이스 하드웨어에서 tx-ring-limit 명령의 목적에 대해 설명합니다.
서비스 정책으로 구성된 Cisco 라우터 인터페이스는 VC의 혼잡 레벨에 따라 ATM VC에 대한 패킷을 두 큐 집합 중 하나에 저장합니다.
대기열 | 위치 | 대기열 처리 방법 | 서비스 정책 적용 | 조정 명령 |
---|---|---|---|---|
하드웨어 대기열 또는 전송 링 | 포트 어댑터 또는 네트워크 모듈 | FIFO만 | 아니요 | tx-ring-limit |
레이어 3 대기열 | 레이어 3 프로세서 시스템 또는 인터페이스 버퍼 | 해당 없음 | 예 | 대기열 처리 방법에 따라 다름:- vc-hold-queue - queue-limit |
이 문서에 대한 특정 요건이 없습니다.
이 문서는 특정 소프트웨어 및 하드웨어 버전으로 한정되지 않습니다.
문서 규칙에 대한 자세한 내용은 Cisco 기술 팁 표기 규칙을 참고하십시오.
송신 링에 대해 논의하기 전에, 우리는 먼저 입자가 무엇인지 알아야 합니다.입자는 Cisco 7200 라우터 시리즈와 Cisco 7500 라우터 시리즈의 VIP(Versatile Interface Processor)를 비롯한 여러 플랫폼에서 기본적인 패킷 버퍼링 구성 요소를 형성합니다.
패킷 길이에 따라 Cisco IOS® 소프트웨어는 하나 이상의 입자를 사용하여 패킷을 저장합니다.예를 살펴보겠습니다.1200바이트 패킷을 수신할 때 IOS는 다음 여유 입자를 검색하고 패킷 데이터를 입자로 복사합니다.첫 번째 입자가 채워지면 IOS는 다음 자유 입자로 이동하여 첫 번째 입자에 연결하고 데이터를 이 두 번째 입자로 계속 복사합니다.완료 시 패킷의 1200바이트는 IOS가 논리적으로 단일 패킷 버퍼의 일부를 구성하는 세 개의 분리된 메모리에 저장됩니다.
IOS 입자 크기는 플랫폼마다 다릅니다.지정된 풀 내의 모든 입자의 크기는 동일합니다.이러한 균일성은 입자 관리 알고리즘을 간소화하고 효율적인 메모리 사용에 기여합니다.
Cisco IOS는 퍼블릭 및 프라이빗 인터페이스 풀과 함께 링이라는 특수한 버퍼 제어 구조를 생성합니다.Cisco IOS 및 인터페이스 컨트롤러는 이러한 링을 사용하여 패킷을 수신하고 미디어에 전송하는 데 사용되는 버퍼를 제어합니다.링 자체는 I/O 메모리의 다른 위치에서 개별 패킷 버퍼를 가리키는 미디어 컨트롤러별 요소로 구성됩니다.
각 인터페이스에는 패킷 수신을 위한 수신 링 및 패킷 전송을 위한 전송 링이 있습니다.링 크기는 인터페이스 컨트롤러에 따라 달라질 수 있습니다.일반적으로 전송 링의 크기는 인터페이스 또는 VC의 대역폭을 기반으로 하며 2의 전력입니다(Cisco Bug ID CSCdk17210).
인터페이스 | 링 | |||||
---|---|---|---|---|---|---|
라인 레이트(Mb/초) < | 2 | 10 | 20 | 30 | 40 | ... |
txcount | 2 | 4 | 8 | 16 | 32 | 64 |
참고: 7200 Series 플랫폼에서 전송 링 패킷 버퍼는 스위치드 패킷의 원래 인터페이스 수신 링이나 패킷이 IOS에서 시작된 경우 공용 풀에서 가져옵니다.전송 링에서 할당 취소되고 페이로드 데이터가 전송된 후 원래 풀로 반환됩니다.
높은 포워딩 성능을 보장하기 위해 PA-A3 포트 어댑터는 별도의 수신 및 전송 세그멘테이션 및 리어셈블리(SAR) 칩을 사용합니다.각 SAR은 온보드 메모리의 자체 하위 시스템에서 VC 테이블과 같은 주요 데이터 구조 및 패킷을 저장할 수 있습니다.이 메모리에는 4MB의 SDRAM이 포함되어 있으며, 이는 입자로 청크됩니다.
다음 표에서는 PA-A3의 수신 및 전송 경로에 있는 입자의 수와 크기를 보여줍니다.
벨소리 | 입자 크기 | 입자 수 |
---|---|---|
수신 전화 | 288바이트 | n/a |
전송 링 | 576* 바이트 | 6000(144개의 입자가 예약됨) |
* 전송 링의 입자 크기는 580바이트로 설명됩니다.이 값에는 라우터 내에서 패킷과 함께 이동하는 4바이트 ATM 코어 헤더가 포함됩니다.
위의 테이블의 크기는 최대 성능을 위해 48(셀의 페이로드 필드 크기)과 캐시 라인 크기(32바이트)로 구분되므로 선택되었습니다.패킷에 여러 버퍼가 필요한 경우 SAR에서 버퍼 간 지연을 발생시키지 않도록 설계되었습니다.또한 인터넷 패킷의 약 90%를 포함하도록 576바이트의 전송 입자 크기를 선택했습니다.
PA-A3 드라이버는 각 VC에 기본 전송 링 값을 할당합니다.이 값은 VC에 할당된 ATM 서비스 카테고리에 따라 다릅니다.다음 표에는 기본값이 나열되어 있습니다.
VC 서비스 범주 | PA-A3-OC3, T3, E3 기본 전송 링 값 | PA-A3-IMA 기본 전송 링 값 | PA-A3-OC12 기본 전송 링 값 | 시행 시간 |
---|---|---|---|---|
VBR-nrt | 공식 기준**:(48 x SCR) / (Particle_size x 5) 최소값은 40이며, 매우 낮은 SCR로 40보다 작은 모든 계산된 값을 재정의합니다.참고:SCR은 ATM 오버헤드가 포함된 셀 속도입니다. | 공식 기준:(48 x SCR) / (Particle_size x 5) 최소값은 40이며, 매우 낮은 SCR로 40보다 작은 모든 계산된 값을 재정의합니다.참고:SCR은 ATM 오버헤드가 포함된 셀 속도입니다. | 다음 공식을 기준으로 합니다.평균 비율(SCR) * 2 * TOTAL_CREDITS / VISIBLE_BANDWIDTH TOTAL_CREDITS = 8192 VISIBLE_BANDWIDTH = 599040 참고:이 수식이 기본값 128보다 작은 값을 계산하면 VC의 전송 링 한도가 128로 설정됩니다. | 항상 |
ABR | 128 | 128 | 해당 없음 | 항상* |
UBR | 40 | 128 | 128 | show controller atm에 표시된 대로 총 신용 사용률이 75%를 초과하거나 tx_threshold 값을 초과하는 경우에만. |
* 원래 PA-A3-OC12는 VBR-nrt PVC의 항상 활성 제한을 현재 전송 링 값으로 구현하지 않았습니다.버그 ID CSCdx11084는 이 문제를 해결합니다..
** SCR은 셀/초로 표현해야 합니다.
원래 전송 링의 값은 숨겨진 명령을 통해서만 표시되었습니다.이제 show atm vc {vcd} 명령이 현재 값을 표시합니다.
또한 debug atm events 명령을 사용하여 PA-A3 드라이버와 호스트 CPU 간의 VC 설정 메시지를 볼 수 있습니다.7200 시리즈 라우터의 PA-A3에서 다음 출력 집합을 캡처했습니다.전송 링 값은 전송 방향으로 특정 VC에 할당된 입자 버퍼 할당량을 구현하는 tx_limit 값으로 표시됩니다.
PVC 1/100은 VBR-nrt로 구성됩니다.3500kbps의 SCR을 기반으로 PA-A3는 tx_limit을 137로 할당합니다. 이 계산을 수행하려면 3500kbps의 SCR을 셀/초로 변환해야 합니다.(3,500,000비트/초) * (1바이트/8비트) * (1셀/53바이트) = (3, 500, 000셀) / (8 * 53초) = 8254셀/초.셀/초에 SCR 값이 있으면 위의 공식을 ger tx_limit = 137에 적용할 수 있습니다.
7200-17(config)#interface atm 4/0 7200-17(config-if)#pvc 1/100 7200-17(config-if-atm-vc)#vbr-nrt 4000 3500 94 7200-17(config-if-atm-vc)# *Oct 14 17:56:06.886: Reserved bw for 1/100 Available bw = 141500 7200-17(config-if-atm-vc)#exit 7200-17(config-if)#logging *Oct 14 17:56:16.370: atmdx_setup_vc(ATM4/0): vc:6 vpi:1 vci:100 state:2 config_status:0 *Oct 14 17:56:16.370: atmdx_setup_cos(ATM4/0): vc:6 wred_name:- max_q:0 *Oct 14 17:56:16.370: atmdx_pas_vc_setup(ATM4/0): vcd 6, atm hdr 0x00100640, mtu 4482 *Oct 14 17:56:16.370: VBR: pcr 9433, scr 8254, mbs 94 *Oct 14 17:56:16.370: vc tx_limit=137, rx_limit=47 *Oct 14 17:56:16.374: Created 64-bit VC count
PVC 1/101은 ABR로 구성됩니다.PA-A3는 기본 ABR tx_limit 값 128을 지정합니다(위 표 참조).
7200-17(config-if)#pvc 1/102 7200-17(config-if-atm-vc)#abr ? <1-155000> Peak Cell Rate(PCR) in Kbps rate-factors Specify rate increase and rate decrease factors (inverse) 7200-17(config-if-atm-vc)#abr 4000 1000 7200-17(config-if-atm-vc)# *Oct 14 17:57:45.066: Reserved bw for 1/102 Available bw = 140500 *Oct 14 18:00:11.662: atmdx_setup_vc(ATM4/0): vc:8 vpi:1 vci:102 state:2 config_status:0 *Oct 14 18:00:11.662: atmdx_setup_cos(ATM4/0): vc:8 wred_name:- max_q:0 *Oct 14 18:00:11.662: atmdx_pas_vc_setup(ATM4/0): vcd 8, atm hdr 0x00100660, mtu 4482 *Oct 14 18:00:11.662: ABR: pcr 9433, mcr 2358, icr 9433 *Oct 14 18:00:11.662: vc tx_limit=128, rx_limit=47 *Oct 14 18:00:11.666: Created 64-bit VC counters
PVC 1/102는 UBR로 구성됩니다.PA-A3는 기본 UBR tx_limit 값 40을 지정합니다(위 표 참조).
7200-17(config-if)#pvc 1/101 7200-17(config-if-atm-vc)#ubr 10000 7200-17(config-if-atm-vc)# *Oct 14 17:56:49.466: Reserved bw for 1/101 Available bw = 141500 *Oct 14 17:57:03.734: atmdx_setup_vc(ATM4/0): vc:7 vpi:1 vci:101 state:2 config_status:0 *Oct 14 17:57:03.734: atmdx_setup_cos(ATM4/0): vc:7 wred_name:- max_q:0 *Oct 14 17:57:03.734: atmdx_pas_vc_setup(ATM4/0): vcd 7, atm hdr 0x00100650, mtu 4482 *Oct 14 17:57:03.734: UBR: pcr 23584 *Oct 14 17:57:03.734: vc tx_limit=40, rx_limit=117 *Oct 14 17:57:03.738: Created 64-bit VC counters
tx_limit의 목적은 지속적으로 초과 가입된 VC가 모든 패킷 버퍼 리소스를 빼앗고 다른 VC가 트래픽 계약 내에서 정상적인 트래픽을 전송하는 것을 방해하는 per-VC 전송 신용 또는 메모리 할당 체계를 구현하는 것입니다.
PA-A3는 다음 두 가지 조건에 따라 메모리 크레딧을 확인합니다.
각 VBR-nrt 및 ABR VC의 개별 할당량 - 각 VC의 tx_count 및 tx_limit 값을 비교합니다.tx_count가 VC의 tx_limit보다 클 경우 후속 패킷이 삭제됩니다.패킷의 버스트는 VBR-nrt VC의 전송 링을 즉시 초과할 수 있으며 출력 삭제를 유도한다는 점에 유의해야 합니다.
전체 할당량 - tx_threshold 값을 고려합니다.PA-A3에서는 PA-A3의 총 패킷 버퍼 사용량이 이 사전 설정 임계값에 도달할 때만 이러한 VC에 트래픽 폴리싱을 적용하여 UBR VC에서 버스트를 크게 늘릴 수 있습니다.
참고: 패킷에 여러 입자가 필요하고 전송 링이 가득 차면 PA-A3에서 입자가 사용 가능한 경우 VC가 할당량을 초과할 수 있습니다.이 체계는 출력 삭제 없이 작은 패킷 버스트를 수용하도록 설계되었습니다.
show controller atm 명령은 크레딧의 전송과 관련된 여러 카운터를 표시합니다.
7200-17#show controller atm 4/0 Interface ATM4/0 is up Hardware is ENHANCED ATM PA - OC3 (155000Kbps) Framer is PMC PM5346 S/UNI-155-LITE, SAR is LSI ATMIZER II Firmware rev: G125, Framer rev: 0, ATMIZER II rev: 3 idb=0x622105EC, ds=0x62217DE0, vc=0x62246A00 slot 4, unit 9, subunit 0, fci_type 0x0059, ticks 190386 1200 rx buffers: size=512, encap=64, trailer=28, magic=4 Curr Stats: VCC count: current=7, peak=7 SAR crashes: Rx SAR=0, Tx SAR=0 rx_cell_lost=0, rx_no_buffer=0, rx_crc_10=0 rx_cell_len=0, rx_no_vcd=0, rx_cell_throttle=0, tx_aci_err=0 Rx Free Ring status: base=0x3E26E040, size=2048, write=176 Rx Compl Ring status: base=0x7B162E60, size=2048, read=1200 Tx Ring status: base=0x3E713540, size=8192, write=2157 Tx Compl Ring status: base=0x4B166EA0, size=4096, read=1078 BFD Cache status: base=0x62240980, size=6144, read=6142 Rx Cache status: base=0x62237E80, size=16, write=0 Tx Shadow status: base=0x62238900, size=8192, read=2143, write=2157 Control data: rx_max_spins=3, max_tx_count=17, tx_count=14 rx_threshold=800, rx_count=0, tx_threshold=4608 tx bfd write indx=0x4, rx_pool_info=0x62237F20
다음 테이블에서는 PA-A3에서 전체 전송 신용 체계를 적용하는 데 사용되는 값을 설명합니다.
가치 | 설명 |
---|---|
max_tx_count | PA-A3 마이크로코드에 의해 보류된 최대 전송 입자 수의 히스토그램 |
tx_count | PA-A3 마이크로코드에서 현재 보유 중인 총 전송 입자 수입니다. 참고: PA-A3 마이크로코드는 각 VC의 tx_count도 추적합니다.PA-A3 드라이버에서 PA-A3 마이크로코드로 입자가 전송되면 tx_count는 1씩 증가합니다. |
tx_임계값 | 사용 가능한 총 패킷 버퍼가 이 임계값 아래로 떨어지면 PA-A3는 UBR VC에 전송 크레딧을 적용합니다.PA-A3는 항상 VBR 및 ABR VC의 전송 크레딧을 적용합니다. |
전송 링은 회선에서 전송할 패킷의 준비 영역 역할을 합니다.라우터는 전송 링에서 충분한 수의 패킷을 대기열에 넣고 인터페이스 드라이버에 사용 가능한 셀 타임 슬롯을 채울 패킷이 있는지 확인해야 합니다.
원래 PA-A3 드라이버는 LLQ(Low Latency Queueing)가 적용된 서비스 정책을 적용할 때 전송 링 크기를 조정하지 않았습니다.현재 이미지를 사용하여 PA-A3는 위 기본값(Cisco Bug ID CSCds63407)에서 아래로 튜닝하여 큐잉 관련 지연을 최소화합니다.
전송 링을 튜닝하는 주된 이유는 큐잉으로 인한 지연 시간을 줄이는 것입니다.전송 링을 조정할 때 다음 사항을 고려하십시오.
모든 네트워크 인터페이스에서 큐잉은 지연 시간과 인터페이스가 유지할 수 있는 버스트의 양 사이에서 선택해야 합니다.대기열 크기가 클수록 버스트가 더 길어지고 지연이 증가합니다.VC의 트래픽에 불필요한 지연이 발생하는 경우 대기열의 크기를 조정합니다.
패킷 크기를 고려하십시오.4개의 패킷을 수용하는 tx-ring-limit 값을 구성합니다.예를 들어, 패킷이 1500바이트이면 tx-ring-limit 값을 16 = (4패킷) * (4입자)로 설정합니다.
전송 크레딧이 VBR-nrt PVC의 MTU 크기 패킷 1개 및/또는 최대 버스트 크기(MBS)와 같은 셀 수를 지원할 수 있을 만큼 충분히 커야 합니다.
128kbps SCR과 같은 저대역폭 VC로 낮은 값을 구성합니다.예를 들어 SCR이 160kbps인 저속 VC에서 tx-ring-limit은 상대적으로 높으며 드라이버 수준 대기열에서 상당한 지연 시간(예: 수백 밀리초)을 초래할 수 있습니다.이 컨피그레이션에서 tx-ring-limit을 최소값으로 조정합니다.
고속 VC에 더 높은 값을 구성합니다.4보다 작은 값을 선택하면 PA-A3가 너무 공격적으로 역압을 구현하고 전송 링에 전송 대기 중인 패킷이 준비되지 않은 경우 구성된 속도로 VC가 전송되지 못할 수 있습니다.낮은 값이 VC 처리량에 영향을 미치지 않는지 확인합니다.(Cisco Bug ID CSCdk17210을 참조하십시오.)
다시 말해, 전송 링의 크기는 큐잉으로 인한 레이턴시가 발생하지 않도록 충분히 작아야 하며, 드랍과 TCP 기반 플로우에 대한 영향을 방지할 수 있을 만큼 충분히 커야 합니다.
인터페이스는 먼저 레이어 3 대기열 처리 시스템에서 패킷을 제거한 다음 전송 링에서 패킷을 대기열에 넣습니다.서비스 정책은 레이어 3 큐의 패킷에만 적용되며 전송 링에 투명합니다.
전송 링에서 큐잉하는 경우 링의 깊이에 직접 비례하는 직렬화 지연이 발생합니다.과도한 직렬화 지연은 음성과 같이 지연에 민감한 애플리케이션의 레이턴시 예산에 영향을 미칠 수 있습니다.따라서 Cisco는 VC가 음성을 전달하는 데 사용되는 전송 링의 크기를 줄이는 것이 좋습니다.전송 링에서 가져오는 초 단위의 serialization 지연 양을 기준으로 값을 선택합니다.다음 공식을 사용합니다.
((P*8)*D)/S P = Packet size in bytes. Multiply by eight to convert to bits. D = Transmit-ring depth. S = Speed of the VC in bps.
참고: 인터넷의 IP 패킷은 일반적으로 세 가지 크기 중 하나입니다.64바이트(예: 제어 메시지), 1500바이트(예: 파일 전송) 또는 256바이트(기타 모든 트래픽) 이러한 값은 일반적인 전체 인터넷 패킷 크기 250바이트를 생성합니다.
참고: 다음 표에는 더 크거나 작은 전송 링 크기의 장단점이 요약되어 있습니다.
전송 링 크기 | 장점 | 단점 |
---|---|---|
높은 가치 | 버스트를 수용하기 위해 데이터 VC에 권장됩니다. | 음성 VC에는 권장되지 않습니다.레이턴시 및 지터가 증가할 수 있습니다. |
낮은 값 | 큐잉 및 지터로 인한 지연을 줄이기 위해 음성 VC에 권장됩니다. | 상대적으로 고속 VC에는 권장되지 않습니다.유선 연결이 해제되면 패킷이 전송될 준비가 되지 않을 정도로 낮은 값으로 조정되면 감소된 처리량을 제공할 수 있습니다. |
VC 컨피그레이션 모드에서 tx-ring-limit 명령을 사용하여 전송 링의 크기를 조정합니다.
7200-1(config-subif)#pvc 2/2 7200-1(config-if-atm-vc)#? ATM virtual circuit configuration commands: abr Enter Available Bit Rate (pcr)(mcr) broadcast Pseudo-broadcast class-vc Configure default vc-class name default Set a command to its defaults encapsulation Select ATM Encapsulation for VC exit-vc Exit from ATM VC configuration mode ilmi Configure ILMI management inarp Change the inverse arp timer on the PVC no Negate a command or set its defaults oam Configure oam parameters oam-pvc Send oam cells on this pvc protocol Map an upper layer protocol to this connection. random-detect Configure WRED service-policy Attach a policy-map to a VC transmit-priority set the transmit priority for this VC tx-ring-limit Configure PA level transmit ring limit ubr Enter Unspecified Peak Cell Rate (pcr) in Kbps. vbr-nrt Enter Variable Bit Rate (pcr)(scr)(bcs) 7200-1(config-if-atm-vc)#tx-ring-limit ? <3-6000> Number (ring limit) <cr>
현재 구성된 값을 표시하려면 show atm vc 명령을 사용합니다.
7200-1#show atm vc VC 3 doesn't exist on interface ATM3/0 ATM5/0.2: VCD: 3, VPI: 2, VCI: 2 VBR-NRT, PeakRate: 30000, Average Rate: 20000, Burst Cells: 94 AAL5-LLC/SNAP, etype:0x0, Flags: 0x20, VCmode: 0x0 OAM frequency: 0 second(s) PA TxRingLimit: 10 InARP frequency: 15 minutes(s) Transmit priority 2 InPkts: 0, OutPkts: 0, InBytes: 0, OutBytes: 0 InPRoc: 0, OutPRoc: 0 InFast: 0, OutFast: 0, InAS: 0, OutAS: 0 InPktDrops: 0, OutPktDrops: 0 CrcErrors: 0, SarTimeOuts: 0, OverSizedSDUs: 0 OAM cells received: 0 OAM cells sent: 0 Status: UP
또한 show atm pvc vpi/vci 명령을 사용하여 현재 전송 및 수신 링 제한을 모두 확인합니다.다음 출력은 Cisco IOS Software Release 12.2(10)를 실행하는 7200 Series 라우터에서 캡처되었습니다.
viking#show atm pvc 1/101 ATM6/0: VCD: 2, VPI: 1, VCI: 101 UBR, PeakRate: 149760 AAL5-LLC/SNAP, etype:0x0, Flags: 0xC20, VCmode: 0x0 OAM frequency: 0 second(s), OAM retry frequency: 1 second(s), OAM retry frequency: 1 second(s) OAM up retry count: 3, OAM down retry count: 5 OAM Loopback status: OAM Disabled OAM VC state: Not Managed ILMI VC state: Not Managed VC TxRingLimit: 40 particles VC Rx Limit: 800 particles
전송 경로에서 호스트 CPU는 호스트 버퍼에서 PA-A3의 로컬 입자 버퍼로 페이로드를 전송합니다. PA-A3에서 실행되는 펌웨어는 여러 개의 버퍼 설명자를 캐시하고 그룹 내 여유 공간을 확보합니다.캐싱 기간 동안 PA-A3는 로컬 메모리의 내용이 물리적 와이어에서 전송된 경우에도 새 패킷을 허용하지 않습니다.이 계획의 목적은 전반적인 성능을 최적화하는 것입니다.따라서 기본값이 아닌 tx-ring-limit 값을 구성할 때 버퍼 설명자 반환 지연을 고려하십시오.
또한 지정된 입자 크기가 576바이트인 tx-ring-limit 값을 1로 구성하면 1500바이트 패킷이 대기열에서 다음과 같이 제거됩니다.
PA-A3 드라이버는 전송 링에서 첫 번째 입자를 대기시키고 이 패킷이 다른 두 메모리 입자에 저장되었음을 기억합니다.
다음 번에 전송 링이 비어 있는 동안 패킷의 두 번째 입자가 전송 링에 들어갑니다.
다음 번에 전송 링이 다시 비어 있는 동안 세 번째 입자는 전송 링에 배치됩니다.
전송 링이 단 하나의 576바이트 파티클로 구성되더라도 MTU/포트 속도는 여전히 전송 링을 통한 최대 지연 시간입니다.
tx-ring-limit 명령이 vc-class 문을 통해 VC에 적용되면 PA-A3는 구성된 값을 적용하지 않습니다.show atm vc detail 명령에 현재 값을 표시하여 이 결과를 확인합니다.vc-class를 사용하여 전송 벨소리 튜닝은 Cisco IOS Software Release 12.1(Cisco Bug ID CSCdm93064)에서 구현되었습니다.CSCdv59010은 특정 버전의 Cisco IOS 소프트웨어 릴리스 12.2에서 tx-ring-limit 문제를 해결합니다. vc-class 문을 통해 tx-ring-limit 명령을 ATM PVC에 적용하면 전송 링 크기가 수정되지 않습니다.vc-class 및 class-vc 명령 쌍을 통해 명령을 적용한 후 show atm vc detail 명령을 사용하여 이 결과를 확인합니다.
Cisco IOS Software Release 12.2(1)를 실행하는 Cisco 7200 Series 라우터에서 PA-A3의 PVC에 추가된 경우 tx-ring-limit 명령은 아래와 같이 복제됩니다(Cisco Bug ID CSCdu19350).
interface ATM1/0.1 point-to-point description dlci-101, cr3640 ip unnumbered Loopback0 pvc 0/101 tx-ring-limit 3 tx-ring-limit 3
이 조건은 무해하며 라우터 작동에는 영향을 주지 않습니다.
Cisco 버그 ID CSCdv71623은 트래픽 속도가 라인 레이트 보다 낮을 때 멀티링크 PPP 번들 인터페이스의 출력 삭제에 대한 문제를 해결합니다.이 문제는 tx-ring-limit 값이 5보다 큰 ATM 인터페이스의 CSCdv89201에서 발견되었습니다.프래그먼트화가 비활성화되거나 링크 가중치(프래그먼트 크기 제한)가 큰 경우(예: T1s 또는 E1s와 같은 고속 링크에서 공통), 데이터 트래픽이 작은 패킷과 큰 패킷의 혼합으로 구성된 경우 특히 문제가 발생합니다.프래그먼트화를 활성화하고 작은 프래그먼트 크기(interface configuration 명령으로 설정)를 사용하면 ppp multilink fragment delay(ppp multilink fragment delay) 작업이 크게 개선됩니다.그러나 시스템 CPU를 오버로드하지 않고 이러한 높은 수준의 프래그먼트화를 지원할 수 있는 처리 용량이 라우터에 충분한지 확인한 다음 이를 해결 방법으로 사용해야 합니다.
Cisco 버그 ID CSCdw29890은 ATM PVC 번들용 CLI에서 허용하는 tx-ring-limit 명령의 문제를 해결하지만 적용되지 않습니다.그러나 일반적으로 ATM PVC 번들에서 tx-ring-limit을 변경할 필요는 없습니다.따라서 링 크기를 줄이면 모든 전송 버퍼링이 QoS 제어 대기열로 효과적으로 이동하므로 도착하는 우선순위 패킷이 즉시 전송되어 저속 인터페이스의 지연을 최소화합니다.ATM PVC 번들을 사용하면 모든 멤버 VC의 패킷의 셀이 항상 동시에(인터리브) 전송되므로 지연이 자동으로 최소화됩니다.
현재 Cisco IOS 소프트웨어 이미지는 Cisco 2600 및 3600 Series 라우터(Cisco Bug ID CSCdt73385)용 ATM 네트워크 모듈에서 전송 벨소리 튜닝을 지원합니다. 현재 값이 show atm vc 출력에 나타납니다.