High Speed Serial Interface (HSSI)设计规格

---

日期：1993年4月12日
修订版 3.0

上一版本：
修订版 2.11
1990年3月16日

第一版：1989年10月
附录#1:1991年1月

版权所有© 1989-1993 Cisco Systems， Inc.和T3plus Networking， Inc.

通知

Cisco Systems， Incorporated和T3plus Networking， Incorporated对规范中的任何信息均不作任何陈述，也不担保，但是，Cisco Systems， Incorporated和T3plus Networking均真诚且尽其所能地提供这些信息。思科系统公司和T3plus网络公司在不限制上述内容的普遍性的情况下，不就特定目的的适用性或使用规范中的信息是否可能侵犯任何个人的任何专利或其他权利作出任何陈述或保证。接收方放弃其可能针对思科系统或T3plus网络提出的任何索赔，即接受方使用从中获取的信息或产品。

允许复制或分发该规范的前提条件是：

1. Cisco Systems， Inc.和T3plus Networking， Inc.的名称显示为作者，

2. 在所有拷贝上都提供一份该声明

3. 不得更改或修改本文件

未经思科系统公司和T3plus网络公司的明确书面许可，不得更改或修改本文档的内容。本文的目的是作为高速串行接口的规范，并有待演进为行业标准。因此，将来可能会对此规范进行修订，使之能够反映额外的需求或者能够紧跟不断发展的国内或国际标准。思科系统和T3plus网络保留随时修改或修改本规范或相关设备的权利，无需通知，也不承担任何责任。

要接收此规范的更新副本，建议您请求将您添加到思科系统或T3plus网络的HSSI规范邮件列表。

合著者

约翰·查普曼
高级硬件设计工程师
Cisco Systems, Inc.
375 East Tasman Drive
San Jose, CA 95134
jchapman@cisco.com
电话：(408)526-7651传真：(408) 527-1709

米特里·哈拉比
高级硬件设计工程师
T3plus Networking， Inc.
2840年圣托马斯高速公路
加利福利亚圣克拉拉95051
mitri@t3plus.com
电话：(408)727-4545传真：(408) 727-5151

简介

摘要

本文描述的是高速路由器或类似数据设备等DTE与DS3（44.736 Mbps）或SONET STS-1 (51.84 Mbps) DSU等DCE之间的物理层接口。将来对该规范的扩充可能会支持高达SONET STS-3 (155.52 Mbps)的速率。

本文档与John T. Chapman和Mitri Halabi（修订版2.11）（日期为1990年3月16日）和附录#1（日期为1991年1月23日）编写的HSSI设计规范兼容。

HSSI目前正由美国标准机构批准。物理层规范为EIA/TIA-613，电层规范为EIA/TIA-612。这些规范应于1993年中期推出。此处包含了两个规范之间已知差异的记法。

文档组织

• 本节简介介绍了HSSI，并与其他规范相关。

• 下一节“术语和定义”提供了文档中使用的定义。

• 第三部分“电气规范”定义了电气规范，包括信号名称、定义、特征、操作和定时。

• 第4部分“物理规范”介绍了物理属性，包括连接器类型、电缆类型和引脚分配。

• 附录A，时序图，以图形方式关联时序关系。

• 附录B，差分电路规则，以图形方式定义极性规则。

• 附录C“噪声抗扰度”对ECL的抗扰度进行了详细分析。

与现有标准的比较

对于ANSI/EIA系列标准、EIA-232-D、EIA-422-A、EIA-423-A、EIA-449和EIA-530，本规范的不同之处在于：

• 支持高达52 Mbps的串行比特率

• 使用射极耦合逻辑(ECL)传输级别

• 允许定时信号具有间隔，即不连续性

• 使用简化控制信号协议

• 使用更加详细的环回信号协议

• 使用不同连接器

术语和定义

该规范遵循以下定义：

模拟环回

与DCE设备的线路侧相关联的任一方向的环回。

断言

给定信号的（+侧）将处于潜在Voh，而同一信号的（侧）将处于潜在Vol。(参考:电 气规范部分 和附录B: 差分电路约定部分)。

断言

给定信号的（+端）的电位将为 Vol，同一信号的（-端）的电位将为 Voh。

数据通信通道

在DCE之间传送信息所涉及的传输介质和中介设备。在该规范中，假设数据通信信道为全双工模式。

DCE:数据通信设备

连接数据通信信道和终端设备（DTE）的网络设备或连接。 这些设备用于描述CSU/DSU。

数字环回

与DCE设备的DTE端口相关联的任一方向的环回。

DS3:数字信号电平 3

也称为T3。带宽相当于28个T1?s。比特率为 44.736 Mbps。DSU:数据服务单元。提供能够访问数字通信设备的DTE。

DTE:数据终端设备

作为数据源，目的地或者两者兼有的部分数据站根据协议提供数据通信控制功能。这种设备用于描述路由器或类似设备。

时隙时钟

标称比特率的时钟流，在任意时间段内，在任意间隔都有可能丢失时钟脉冲。

OC-N

STS-N信号进行光转换产生的光信号。

SONET:同步光纤网络

为标准化光通信系统的使用而制定的ANSI/CCITT标准。

STS-N：同步传输信号级n，其中n = 1、3、9、12、18、24、36、48

STS-1 是 SONET 的基本逻辑构件信号，速率为 51.84 Mbps。STS-N通过以N个51.84 Mbps的速率交织N个STS-1 信号的字节来获得。

电气规范

信号定义

RT:接收 Timing       从 DCE

RT 是最大比特率为 52 Mbps 的间隔时钟，为 RD 提供接收信号单元 Timing 信息。

RD:接收数据       从 DCE

由 DCE 生成的数据信号，是对从远程数据站接收的数据信道线路信号的响应，可在此电路上传输到 DTE。RD与RT同步。

ST:发送 Timing       从 DCE

ST 是最大比特率为 52 Mbps 的间隔时钟，提供发送到 DTE 的传输信号单元 Timing 信息。

TT:终端 Timing       到 DCE

TT 提供发送到 DCE 的传输信号单元 Timing 信息。TT是通过DTE回应DCE的ST信号。TT应只通过DTE来缓冲，不通过其他信号来进行门控。

标清：发送数据       到 DCE

由 DTE 产生的数据信号，可通过数据信道传输到远端数据站。SD与TT同步。

助教：可用的数据终端设备       到 DCE

当 DTE 准备好将数据发送到 DCE 以及从 DCE 接收数据时，将由该 DTE 脱离 CA 对 TA 进行独立验证。在DCE也断言CA之前，不应开始有效的数据传输。当DTE被断开后，如果数据通信信道要求保活数据模式，那么当TA无效时，DCE要提供这种模式。

CA:可用的数据通信设备       从 DCE

当 DCE 准备好将数据发送到 DTE 以及从 DTE 接收数据时，将由该 DCE 脱离 TA 对 CA 进行独立验证。这表明 DCE 已获取有效数据通信信道。只有当DTE也验证了TA时才开始传输数据。

如果数据通信信道无效，除非同时声明TA和CA，那么在DTE和DCE上同时使用TA和CA来门禁传入数据流可能是一种很好的实施方法。

还应认识到，当CA被DCE取消断言时，DCE处于未知状态，ST和RT时钟可能不存在，DTE不认为其有效。

洛杉矶：环回电路 A       到 DCE

磅：环回电路 B       到 DCE

LA 和 LB 由 DTE 进行验证，因此可让 DCE 及其相关数据通信信道提供三个诊断回环模式之一。具体而言，LB = 0,LA = 0:无环回 LB = 1, LA = 1:"本地DTE环回 LB = 0, LA = 1:"本地线路环回 LB = 1, LA = 0:远程线路环回

A 1 代表正数字逻辑验证，而 a 0 则代表反数字逻辑验证。所有环回都是负载环回。因此，如果HSSI数据流被多路复用到仅部分数据通信信道上，那么至少只需要环回该部分数据通信信道。

本地DTE(?digital?)环回出现在DCE的DTE端口上，用于测试DTE和DCE之间的链路。本地线路（模拟）环回出现在DCE的线路端口，用于测试DCE功能。远程线路（模拟）环回出现在远程DCE的线路端口，用于测试数据通信通道的功能。这三个环回按以上顺序启动。远程DCE通过远程地发送本地环回命令来测试。注意：LA和LB是EIA信号LL（本地环回）和RL（远程环回）的直接父集。

本地DCE在所有三种环回模式期间持续以正数字逻辑方式验证CA。如果本地DCE无法支持特定环回模式，则当DTE断言LA或LB时，它可能会选择取消断开CA，远程DCE将在远程环回生效时取消断开CA。如果远程DCE可以检测本地DCE的本地环回，则远程DCE将断开其CA;否则，当本地DCE上存在本地环回时，远程DCE将声明其CA。

DCE只向发送命令的DTE执行环回。从数据通信信道接收的数据被忽略。向数据通信信道发送数据时，由命令DTE发送数据流，或者根据数据通信信道的特定要求使用保持连接数据模式。

没有明确的硬件状态信号来指示DCE已经进入到了环回模式。DTE在断言LA和LB后等待适当的时间，然后假设环回有效。适当的时间量取决于应用程序，不属于本规范的一部分。

环回模式同时应用于时钟和数据信号。因此，在DTE -DCE链路上，相同的定时信号可以经过链路三次，先作为ST，然后作为TT，最后作为RT。

LC:环回电路C       从 DCE

LC是从DCE到DTE的可选环回请求信号，用于请求DTE提供到DCE的环回路径。具体来说，DTE将设置TT=RT和SD=RD。在这种情况下，ST将不被使用，并且不能作为有效时钟源。

这允许DCE/DSU网络管理诊断，以独立于DTE测试DCE/DTE接口。这符合以下的HSSI原理：DCE和DTE是智能、独立的对等体，DCE负责管理自己的数据通信信道。

当DTE和DCE都提出环回要求时，将以DTE优先。

请注意，LC是可选的，并且未包含在ANSI标准中。

TM:测试模式       从 DCE

当DCE处于由本地或远程环回引起的测试模式时，测试模式由DCE断言。此信号为可选信号。TM已由ANSI添加，不是原始HSSI规范的一部分。

SG:信号接地

SG在两端都与电路接地连接。SG确保传输信号电平处于接收器的共模输入范围内。

SH：密封材料 方向：不可用 密封材料密封电缆，防止EMI，并不暗指承载信号返程电流。屏蔽方向

屏蔽材料可封装用于 EMI 目的的电缆，不可隐式用于传输信号返回电流。屏蔽直接连接到DTE帧接地，并可以选择DCE帧接地的两个选项之一。

第一个选项是将屏蔽材料直接连接到DCE机 地线。

第二种选择是，通过470欧姆、+/-10%、1/2晶体电阻器、0.1 uF、+/-10%、50伏、单片陶瓷电容器和0.01 uF、+/-10%、50伏、单片陶瓷电容器的并联组合将屏蔽层连接到DCE帧。

R-C-C网络的位置应尽可能地接近于屏蔽材料/机箱的结合处。因为屏蔽材料直接在DTE和DCE机箱上终接，因此，在连接器上不直接为屏蔽材料分配针脚。连接电缆之间的屏蔽材料的连续性通过接线器外壳保持。

在实践中，通常使用第一个选项。

电气特性

所有信号按标准ECL电平来平衡、分别驱动和接收。任一端的ECL负电源电压Vee可以是-5.2 Vdc +/- 10%或-5.0 Vdc +/- 10%。电压上升次数和下降次数的阈值范围为20%到80%。HSSI接收器表和HSSI发射器表均给出了HSSI发射器和接收器的电特性，这两种表均如下。

除本规范中列出的10KH ECL电气特性外，还可以与100K ECL进行互操作，并且在ANSI规范中允许。

故障安全操作

如果没有接口电缆，那么差分ECL接收器必须默认为已知状态。为了保证这一点，当使用10H115或10H116时，需要在接收器（侧）上添加1.5千兆、1%的上拉电阻，在接收器（+侧）上添加1.5千兆、1%的下拉电阻。

这允许在110欧姆电阻上开发适当的最低150毫伏，并将产生750欧姆的纵向端接。所有接口信号的默认状态都被反数字逻辑验证。

使用10H125时不需要使用外部电阻器，因为它具有内部偏置网络，当输入保持浮动时，该内部偏置网络将强制输出低状态。

在任何组合针脚上，都不能因开路或短路连接而损坏接口。

计时

源时钟被定义为发射器生成的时钟波形。目的地时钟被定义为接收器生成的时钟信号波形。脉冲宽度为最终脉冲振幅的50%。时钟脉冲的前缘被定义为反数字逻辑验证和正数字逻辑验证的边界。时钟脉冲的后缘被定义为正数字逻辑和反数字逻辑验证的边界。

从规范和实现的角度来看，HSSI链路应被视为ECL触发器到触发器链路。当数据离开HSSI端口时，应将其重新锁定在ECL触发器之外，并直接锁定到线驱动器中。在接收器处，一旦通过线路接收器，数据应立即重新锁定到ECL触发器中。控制信号不需要使用触发器。

RT、TT、及ST的最小正源时钟脉冲宽度应为7.7 ns。这可以实现+/- 10%的资源 负荷 循环 容差。该值的计算方法为：

10%         = ((9.61ns - 7.7ns)/19.23ns)
              x100%

其中：

19.23 ns = 1 / (52 Mbps)


9.61 ns = 19.23 ns * 1/2 cycle

数据将在源时钟脉冲前缘的+/- 3 ns范围内改变到新状态。

RT、TT、及ST最小正目的时钟脉冲宽度应为6.7 ns。数据将在目的时钟脉冲前缘的+/- 5 ns范围内改变到新状态。这些数据允许传输失真单元有1.0 ns脉冲宽度失真和2.0ns的数据偏差。这样接收器的建立时间为1.7 ns。

此数据在后缘被认为是有效的。这样，发射器在前缘发送出时钟数据，接收器在后缘接收到时钟数据。这允许可接受窗口的时钟 数据 偏差 错误。

在DTE内ST到TT端口延迟应小于50 ns。DCE必须能够在ST和TT端口之间容忍至少200 ns的延迟。这样，15米电缆的延迟为150纳秒（往返延迟）

为了便于各种位/字节/帧DCE复用器的实现，可以对RT和ST进行间隙，以允许删除成帧脉冲并允许HSSI的带宽限制。

不指定最大空隙间隔。但如果正数字逻辑验证了TA和CA，那么时钟源ST和RT一般会保持连续状态。间隔是斜率相同的两个连续时钟脉冲边缘之间的时间之和。

瞬时数据传输速率不得超过52 Mbps。

有效数据的定义是与应用相关的，不属于该规范的范畴。这与作为第一层的HSSI规范相一致，因此无法了解数据的有效性。

CA和TA相互不同步。当以正数字逻辑方式验证了CA时，信号ST、RT、和RD在至少40 ns的时间内被认为是无效的。当以正数字逻辑方式验证了TA时，信号TT和SD在至少40 ns的时间内被认为是无效的。这样做的目的是使接收端有充足的建立时间。

当在SD上传输最后有效数据之后的至少一个时钟脉冲前，不应对TA进行反数字逻辑验证。由于数据对于 DCE 是透明的，因此这不适用于 CA。

物理规范

连接DCE和DTE的电缆由25条双绞线组成，并利用箔层/编织层全面屏蔽。电缆连接器均为插针式连接器。DTE和DCE带凹插座。大小单位为米（m）和英尺（ft）。

请注意，虽然HSSI电缆使用与SCSI-2规范相同的连接器，但HSSI和SCSI-2电缆的电缆阻抗不同。SCSI-2电缆的电流可低至70欧姆，而HSSI电缆的电流为110欧姆。因此，按照SCSI-2规格制作的电缆在HSSI上可能无法正常工作。电缆长度越长，不兼容情况就越明显。

HSSI电缆电气规格表、HSSI电缆物理规格表和HSSI连接器引脚布局表中对电缆进行了完整说明，所有内容如下。

附录 A：时序图

附录 B：差分电路约定

附录 C：抗扰度

本附录介绍这种接口的抗扰度。通常为10KH ECL规定的150豪瓦抗扰度在这里不适用，因为差分输入不使用内部ECL偏差Vbb。

10H115和10H116差分线路接收器的共模（NMcm）和差分模式(NMdiff)噪声容限为：

NMcm+ = Vcm_max - Voh_max

      = -0.50 Vdc - (-0.81 Vdc)

      = 310 mVdc


NMcm- = Vol_min - Vcm_min

      = -1.95 Vdc - (-2.85 Vdc)

      = 900 mVdc


NMdiff = Vod_min * length

       * attenuation/length

       - Vid_min

       = 590 mv

       /[10^((50 ft *.085 dB/ft)/20)]

       - 150 mv

       = 361 mv


in dB:

       = 20 log [(361+150)/150]

       = 10.6 dB

电压为25摄氏度。Vcm_max选择为低于饱和点Vih = -0.4.volts.以下100 mv。

10H125差分接收器的电压为直流+5 V，可以处理其输入端上的更大正偏移。10H125的噪声容限性能为：

NMcm+ = Vcm_max - Voh_max

      = 1.19 Vdc - (-0.81 Vdc)

      = 2000 mVdc

NMcm-和Nmdiff对所有部件都是相同的。为了能够使用所有接收器，最坏情况下接收器上的共模噪声必须限制为310 mvdc。

将共模范围Vcm_max到Vcm_min解释为可施加到接收器输入的绝对电压的最大范围，而与施加的差分电压无关。信号电压范围Voh_max到Vol_min表示发射器产生的绝对电压最大范围。这两个范围之差代表共模噪声容限NMcm+和NMcm-，NMcm+是正共模噪声的最大偏移，NMcm-是负共模噪声的最大偏移。

有5个50英尺双绞线接地，使用共模噪声裕度所需的接地环路电流量为：

I_ground = NMcm+

         / (cable_resistance/5 pairs)

         = (310 mVdc)

         / (70 mohms/foot

         x 50 feet / 10 wires)

         = 0.9 amps dc

电流量一定不得低于正常运行条件。

共模噪音对差分噪音容限的影响可以忽略。Vdf_app会受接收器电源轨一端引起的噪音影响。ECL Vcc具有0 dB的电源抑制比（PSRR），而ECL Vee具有约38 dB的PSRR。因此，为了最大程度地降低差分噪声，Vcc接地，Vee连接到阴极电源。