串列介面上存在什麼「溢位」？

下載選項

  • PDF     (118.6 KB)
    在多種裝置上使用 Adobe Reader 檢視
  • ePub     (78.2 KB)
    在 iPhone、iPad、Android、Sony Reader 或 Windows Phone 上的各種應用程式中檢視
  • Mobi (Kindle)     (59.5 KB)
    在 Kindle 裝置或多部裝置的 Kindle 應用程式上檢視
已更新: 2005 年 9 月 1 日
文件 ID:15286

無偏見用語

本產品的文件集力求使用無偏見用語。針對本文件集的目的，無偏見係定義為未根據年齡、身心障礙、性別、種族身分、民族身分、性別傾向、社會經濟地位及交織性表示歧視的用語。由於本產品軟體使用者介面中硬式編碼的語言、根據 RFP 文件使用的語言，或引用第三方產品的語言，因此本文件中可能會出現例外狀況。深入瞭解思科如何使用包容性用語。

關於此翻譯

思科已使用電腦和人工技術翻譯本文件，讓全世界的使用者能夠以自己的語言理解支援內容。請注意，即使是最佳機器翻譯，也不如專業譯者翻譯的內容準確。Cisco Systems, Inc. 對這些翻譯的準確度概不負責，並建議一律查看原始英文文件（提供連結）。

簡介

本檔案將說明序列介面上的溢位。

串列介面上存在哪些溢位？

A.當串列接收器硬體無法將接收到的資料交給硬體緩衝區（因為輸入速率超過了接收器處理資料的能力）時，show interface Serial 0命令的輸出中會出現溢位。

這是由於硬體限制所致。當晶片的內部先進先出(FIFO)緩衝區已滿但仍在嘗試處理傳入流量時，會發生溢位。串列控制器晶片內部FIFO有限。

例如，某些晶片只有256位元組的緩衝區空間。來自網路的資料被接收到緩衝器，然後晶片嘗試將資料從緩衝器移動到路由器的共用儲存器以供CPU處理。如果晶片無法以比介面上接收資料的速率更快的速度將資料從其內部FIFO緩衝區移動到共用記憶體中，則內部FIFO緩衝區已滿，傳入資料被丟棄，溢位計數器增加。

相關資訊

這份文件是否有所幫助？

Feedback意見

讓思科協助您