目錄

簡介

必要條件

需求

採用元件

慣例

背景資訊

計時體系結構

定時分佈

計時電路

參考資格和故障

鎖相環

卡級同步支援

光纖卡

DS1/DS3卡

DS3XM卡

計時模式

外部計時

線路計時

混合計時

時鐘模式

正常模式

快速啟動模式

保持模式

自由運行模式

規劃同步的准則

良好時序設計的特點

相關資訊

簡介

本文檔提供在Cisco ONS 15454上規劃計時和同步的指南。

必要條件

需求

思科建議您瞭解以下主題：

- Cisco ONS 15454

採用元件

本文中的資訊係根據以下軟體和硬體版本：

- Cisco ONS 15454

本文中的資訊是根據特定實驗室環境內的裝置所建立。文中使用到的所有裝置皆從已清除（預設）的組態來啟動。如果您的網路正在作用，請確保您已瞭解任何指令可能造成的影響。

慣例

如需文件慣例的詳細資訊，請參閱思科技術提示慣例。

背景資訊

該產品包含：

- 美國國家標準協會/同步光纖網路(ANSI/SONET)調配平台

- 歐洲電信標準協會/國際電信聯盟/同步數字體系(ETSI/ITU/SDH)調配平台

- 傳輸平台，高密度分波多工(DWDM)

本文檔中的計時資訊適用於兩個調配平台。傳輸平台通過計時使用。在定時時，接收到的「東」訊號乘以傳送的「西」訊號，接收到的「西」訊號乘以傳送的「東」訊號。

計時體系結構

計時、通訊與控制(TCC)卡和交叉連線(XC)卡根據SONET/SDH裝置的行業標準控制ONS 15454上的計時功能。使用冗餘TCC和XC卡提供容錯通用系統硬體。

註：本文檔通常使用TCC來表示TCC卡的所有變體，使用XC來表示XC卡的所有變體。

ANSI機箱在埠中包含兩個樓宇整合定時供應(BITS)。兩個連線埠都終止於輔助介面保護(AIP)。 AIP中的終端允許主用TCC卡和備用TCC卡監控BITS，並確保即使背板因電源浪湧而損壞，也能正確終止BITS。對於ETSI平台，BITS介面位於前安裝電氣連線(FMEC)面板。

所有同步介面（光埠）從TCC卡管理的系統定時參考匯出傳輸定時。XC卡為每個埠提供傳輸定時。TCC執行以下同步功能：

- 要監控、限定並選擇參考。

- 過濾並鎖定到活動參照。

- 管理系統時鐘的分配。

- 終止兩個BITS輸入。

- 生成兩個BITS輸出。

- 處理和生成同步狀態消息(SSM)。

- 要切換維護的參考。

- 生成同步警報報告。

定時分佈

圖1表示了在ANSI系統中如何分配計時。SDH版本類似，但術語變化很小。本節使用ANSI版本作為示例。

注意：實線表示活動計時分佈，虛線表示備用計時分佈。

圖1 - ONS 15454 ANSI中的計時選擇和分配

每個系統都可以根據定時設定採用多種形式的輸入或參考時鐘。可用的定時輸入為BITS 1和2、光線和內部振盪器。儘管只使用來自活動TCC卡的定時，所有這些輸入都被饋送到兩個TCC卡。您可以使用設定指定最多三個輸入作為參考時鐘。每個TCC卡內的定時電路獨立地限定和選擇三個參考中的一個有效參考並鎖定到該參考。產生的時鐘稱為系統時鐘或NE時鐘。

注意：兩個TCC卡不會相互鎖定。

每個TCC卡的系統時鐘被分配到兩個XC卡，XC卡將時鐘提供給所有OCn卡。選擇活動XC卡的時鐘。

注意：在SDH平台上，定時通過TCC卡直接分配給線卡。

為了驅動其他時鐘，TCC卡還可以從線路生成BITS時鐘。

注意：BITS Out時鐘不能直接從BITS In時鐘派生，以防止BITS定時循環。

計時電路

TCC卡中的定時電路處理所有定時相關功能。圖2顯示了高級流。為了確定完整性，定時現場可程式設計門陣列(FPGA)處理定時輸入。系統時鐘用作比較的參考。選定的活動參考被饋送到相位跟蹤環路，產生系統時鐘（NE時鐘）。也可以為來自線路的訊號生成BITS訊號，以便為外部裝置提供定時（BITS輸出）。BITS輸出埠提供兩個金屬介面，支援各種訊號。

圖2 - TCC中的計時電路

參考資格和故障

有兩種方法可以影響活動參照的選擇：

- 布建

- 參考資格

只有已設定的參考時鐘是選擇進程的候選時鐘。一個例外是內部時鐘，當所有其他引用失敗時，它始終是預設時鐘。但是，不必將已布建的引用選擇為活動引用。任何選定的參考都必須通過資格審批流程。

每個引用每五毫秒輪詢一次狀態更改。在30秒的時間段內，TCC計算每個參考點的頻率和漂移。當頻偏在± 12.9 ppm以內時，參考值合格（可接受）。當頻率超出有效頻率範圍(對於活動BITS為± 15 ppm，對於活動BITS為± 16 ppm，對於非活動BITS為± 13.1 ppm)時，參考被標籤為損壞（被拒絕），且漂移超出閾值(2 ppm)。當收到警報或者沒有訊號時，參考也會被標籤為損壞。警報可以是訊號丟失(LOS)、幀丟失(LOF)或警報指示訊號(AIS)。 活動參照失敗將提示選擇並切換到下一個最佳參照。

提供線路同步參考的IO卡持續監控其接收訊號。如果埠處於LOS、LOF或AIS狀態，則卡會關閉對TCC的引用。因此，TCC將來自埠的引用宣告為損壞。如果此參照是當前活動參照，則下一個最佳參照將成為活動參照。

如果傳入時鐘具有與其關聯的SSM，則使用SSM進行引用選擇。無論是否使用SSM，總是選擇最高品質的時鐘作為活動時鐘。當存在多個具有相同品質的引用時，具有最高優先順序（基於設定）的引用被選為活動引用。

總之，如果以下任何條件為真，則不接受引用：

- 光纖或BITS輸入接收LOS、LOF或AIS警報，或者介面停止服務。

- SSM處於不使用(DUS)狀態，或SSM指示時鐘品質較低（換句話說，參考的SSM品質比TCC的差）。

- 對於BITS，輸入頻率關閉超過± 15 ppm，對於30秒時段內的行，則關閉超過± 16 ppm（超出界限）。

- 輸入時鐘不穩定（這意味著時鐘以超過2ppm的速度旋轉）。

- 至少限於30秒。

鎖相環

在TCC中的定時電路的核心處是由鎖相環(PLL)生成的時鐘發生器塊。 圖3表示TCC上的簡化PLL。

圖3 — 鎖相環

相位檢測器將有效參考時鐘與系統時鐘（已經通過分頻器分隔）進行比較。 如果存在相位偏移，則生成與偏移成比例的電壓電平。如果沒有偏移，則不生成輸出。該濾波器在一段時間內平滑或平均該電壓訊號，並將該平均值饋送到壓控晶體振盪器(VCXO)。 電壓調節VCXO的相位和頻率。VCXO的輸出是系統時鐘（或NE時鐘）。 部分輸出被反饋迴環路以重複該過程。當系統時鐘跟蹤活動參考時，時鐘被鎖定並且TCC進入正常時鐘模式。

VCXO進一步由爐控晶體振盪器(OCXO)和濾波參考時鐘之間的較小的PLL來穩定。

注意：為了簡化圖表，此處不顯示這個較小的PLL。

結果是系統時鐘更加穩定。請注意，TCC中使用的OCXO因其保持穩定性和自由運行準確性而被評定為第3層。

卡級同步支援

光纖卡

- 系統時鐘為所有SONET傳輸介面計時。

- 使用指標調整來解決輸入和輸出計時之間的差異。

DS1/DS3卡

- 原始DSx輸入速率決定輸出的資料速率。對於直通定時模式，資料速率完全不依賴於該NE時鐘。

- 在SONET網路中，在初始對映和指標調整時使用填充位來解決NE速率和資料速率之間的差異。

DS3XM卡

- 輸出線速率被鎖定到NE時鐘。

- DS3中的單個DS1保留其輸入頻率。

計時模式

ONS 15454支援以下計時模式：

- 外部

- 線路

- 混合

TCC卡具有內部第3層時鐘，可提供保持和自由運行計時支援。

注意：直通計時和每埠環路計時是附加計時模式。但是，ONS 15454調配平台不支援這些模式。

註：電氣非同步介面是經過時間的，並且不引用系統時間。對於這些非同步埠，從接收到的該非同步訊號的定時匯出傳輸定時。

外部計時

此模式從外部定時裝置（例如BITS或定時DS-1/E1）匯出定時。外部定時裝置的品質級別優於內部第3層時鐘。

線路計時

線路定時從一個或多個光纖介面匯出定時參考。具有多個光纖介面的光卡只能配置一個介面作為定時參考埠。輸入恢復時鐘被轉換為19.44MHz訊號，傳送到TCC卡並限定為定時參考。線上路定時模式下，可用的定時參考是光介面和內部時鐘。

注意：將光纖埠調配為1+1時，僅將工作埠調配為計時參考。在切換過程中會自動選擇保護埠。

混合計時

混合模式計時允許同時選擇外部(BITS1/BITS2)和線路（光纖介面）計時參考以及內部時鐘。使用混合模式計時時要小心，因為很容易發生計時循環。因此，在使用混合模式計時之前請仔細規劃。或者，使用循環位。

時鐘模式

正常模式

在正常操作模式下，TCC被鎖定到外部定時源。

快速啟動模式

振盪器使用快速啟動模式來快速「拉入」頻率遠離振盪器的參考時鐘。快速啟動有時稱為「獲取狀態」。如果TCC更改為接近TCC卡已運行的速率的參考，則模式直接更改為「正常」。

保持模式

在保持模式中，所有外部或線路定時參考都將丟失，並且時鐘使用在正常操作模式下所引用的定時資料來控制其輸出訊號。然而，保持頻率隨時間漂移，直到定時基準變得可用。如果前一定時參考在丟失前可用時間小於140秒，則當定時參考丟失時，TCC進入自由運行模式。

此模式優於自由運行模式，因為它使用上次限定的計時引用的平均140秒資料來擴展其內部時鐘。TCC保持此模式，直到有可供切換的參考或漂移超出界限。在前24小時內，通過轉換到保持模式保證流量不會中斷。

自由運行模式

自由運行模式僅引用TCC卡上的內部時鐘。當其他引用丟失時，此模式也是預設模式，即使它不是特別設定為引用。確保您的網路不會以TCC卡的內部時鐘作為唯一的或主要計時來源運行。

規劃同步的准則

良好時序設計的特點

良好的計時設計：

- 合併邏輯計時層次結構。

- 提供高效的同步。

- 避免定時環路。

- 快速從計時故障中恢復。

對於一個超過幾個節點的網路而言，總是最好有冗餘且準確的外部定時源。在真實網路中，這並不總是可能或必需的。

內部定時在正常操作期間不能用作主要定時源。思科建議您使用更高品質的來源(最好是主要參考來源/主要參考時鐘(PRS/PRC)時鐘)作為主要網路定時，而內部時鐘可用於所有其他定時來源失敗的時間。

為獲得高可跟蹤性，請最小化從主節點以菊花鏈方式定時的ONS 15454節點線路數量。根據一般准則，主方向最多可以有7個節點，輔助方向最多可以有13個節點。在環中仔細規劃線路計時，以避免計時環路。

計時環路會導致節點在嘗試跟蹤自身時鐘時產生較大的頻率錯誤，進而導致ONS 15454節點重複進入保持模式、快速啟動模式或自由運行計時模式。通常，沒有警報指示存在定時環路。

相關資訊

- 技術支援與文件 - Cisco Systems